CI HD74LS73P DIP FLIP FLOP J-K DUAL TTL
$1,00
Especificaciones.
- Frecuencia de reloj: 30MHz
- Voltaje de entrada de alto nivel: 2V
- Voltaje de entrada de bajo nivel: 0,8 V
- Corriente de salida de cortocircuito: -100 mA
- Voltaje de la abrazadera de entrada: -1,5 V
- Tiempo de retardo de propagación: 20 ns
15 disponibles
Descripción
El 74LS73 está diseñado como un CI flip-flop JK activado por pulso positivo dual en línea. Se compone de dos flip-flops JK, cada uno con su propio JK, reloj y entradas claras directas.
Después de un pulso de reloj completo, los flip-flops procesan los datos J y K. El esclavo se separa del maestro cuando el reloj está bajo.
Los datos de las entradas J y K se envían al maestro en la transición positiva del reloj. Las entradas J y K se desactivan cuando el reloj está alto.
Los datos del maestro se envían al esclavo en la transición negativa del reloj.
Mientras el reloj esté alto, los estados lógicos de las entradas J y K no deben cambiar. En el flanco descendente del pulso de reloj, los datos se transfieren a las salidas.
Independientemente de los valores lógicos de las otras entradas, un nivel lógico bajo en la entrada de borrado restablecerá las salidas.
Este IC también se puede utilizar como una pequeña memoria programable o en aplicaciones de enclavamiento. El 74LS73 está diseñado para funcionar en temperaturas que oscilan entre 0° C y 70° C.
El JK Flip Flop está diseñado como un flip flop RS cerrado con la adición del circuito de entrada de reloj. Cuando ambas entradas S y R son adecuadas al “1” lógico, se produce la condición no válida.
Por tanto, para detener esta condición no válida, se introduce un circuito de reloj.
El JK Flip Flop tiene cuatro combinaciones de entrada posibles debido a la adición de la entrada sincronizada.
Las cuatro entradas son “lógica 1”, “lógica 0”. “Sin cambios” y “Alternar”.
Valoraciones
No hay valoraciones aún.